PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-252774

(43)Date of publication of application: 14.09.2000

(51)Int.CI.

H03G 3/20 H04B 10/14 H04B 10/06 H04B 10/04 H04B 10/28 H04B 10/26

(21)Application number: 11-050143

26.02.1999

(71)Applicant: NEC CORP

(72)Inventor: ONO HIROSHI


(54) BURST-MODE OPTICAL RECEIVING CIRCUIT WITH AGC

(57) Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To actualize high-speed response adaptive to burst reception and to the optical receiving circuit with a wide dynamic range by digitally deciding the reception level with one start bit of the preamble bits of a burst signal and digitally switching and controlling the resistance values of feedback resistances of a preamplifier.

SOLUTION: The reception level is digitally decided with one start bit of the preamble bits of the burst signal and the resistance value of the feedback resistance of the preamplifier is digitally switched and controlled. For example, the preamplifier 2 is provided with a 1st feedback resistance (Rf1+Rf2), a 2nd feedback resistance Rf3, and a 3rd feedback resistance Rf4. The 2nd and 3rd feedback resistances Rf3 and Rf4 are connected between the input and output terminals of the preamplifier 2 through 1st and 2nd switches 7 and 8 respectively. Then the gain of the preamplifier 2 is switched and controlled by turning on and off the 1st and 2nd switches 7 and 8.



LEGAL STATUS

[Date of request for examination]

24.03.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3259707

[Date of registration]

14.12.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

先行技術

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2000—252774

(P2000-252774A) (43)公開日 平成12年9月14日(2000,9.14)

(51)Int.Cl. '	識別記号	. •		FI			•	テーマコート	(参考)
H03G 3/20				HO3G	3/20		C	5J100	
H04B 10/14				HO4B	9/00		S	5K002	
10/06	,	• *	-				Y		
10/04									
10/28									
			審査請求	有	請求項の数7	OL	(全7)	頁) 最終頁	に続く

(21)出願番号 .

特願平11-50143

(22)出願日

平成11年2月26日(1999.2.26)

(71)出願人 000004237

日本電気株式会社

١..

東京都港区芝五丁目7番1号

(72) 発明者 大野 浩

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100080816

弁理士 加藤 朝道

Fターム(参考) 5J100 BC05 JA01 KA05 LA00 LA09

LA10 QA01 SA02


5K002 AA03 CA03 CA10 DA05

(54) 【発明の名称】 AGC付きパーストモード光受信回路

(57)【要約】

【課題】パースト受信対応の高速応答を実現するととも に、広ダイナミックレンジの光受信回路の提供。

【解決手段】受光素子の光検出電流を電圧に変換する前置増幅器の出力端と入力端との間に接続される第1の帰還抵抗と、第1の帰還抵抗と並列に、前置増幅器の出力端と入力端との間に、互いに直列接続された抵抗とスイッチよりなる組が複数接続され、第1の帰還抵抗が直列接続された複数の抵抗に分割されており、前置増幅器の出力端と複数の抵抗のうちの一つの抵抗の一端との端子間電圧を差動入力する差動増幅器と、差動増幅器の出力電圧を入力しそのビーク値を検出及び保持するビーク検出器と、ビーク検出器から出力されるビーク値を入力としそれぞれ互いに異なる閾値と比較する複数の比較器を備え、複数の比較器の出力が複数のスイッチの制御端子に接続され、スイッチのオン・オフがそれぞれ制御される。



7.:

【特許請求の範囲】

【請求項1】入力端と出力端との間に帰還抵抗が接続さ れ受光累子から前記入力端に供給される光検出電流を電 圧に変換する増幅器を備え、

1

前記帰還抵抗が、互いに並列に接続され、スイッチによ り前記増幅器の入力端と出力端への接続が選択される抵

前記増幅器の前記帰還抵抗から得られる端子電圧のヒー ク値を所定の閾値と比較し前記比較結果に基づき前記ス イッチをオン・オフして前記増幅器の利得を可変制御す 10 る手段を備えたことを特徴とする光受信回路。

【請求項2】前記帰還抵抗が、前記増幅器の入力端と出 力端との間に直列接続されている少なくとも第1、第2 の抵抗を含み、前記出力端と前記第2の抵抗の一端との 接続点と、前記第2の抵抗の他端との間の端子間電圧に ついてそのヒーク値を所定の閾値と比較し記比較結果に 基づき前記スイッチをオン・オフして前記増幅器の利得 を可変制御することを特徴とする請求項1記載の光受信 回路。

【請求項3】入力端と出力端との間に第1の帰還抵抗が 20 接続され、受光素子から前記入力端に入力される光検出 電流を電圧に変換する増幅器を備え、

前記第1の帰還抵抗と並列に、前記増幅器の出力端と入 力端との間に、互いに直列接続された抵抗とスイッチよ りなる回路が1又は複数接続され、

前記増幅器の出力端と前記第1の帰還抵抗をなす抵抗の 端子電圧を差動入力する差動増幅器と、

前記差動増幅器の出力電圧を入力しそのピーク値を検出 及び保持するピーク検出器と、

前記ピーク検出器から出力されるピーク値を入力とし、 予め定められた所定の閾値とそれぞれ比較する1又は複 数の比較器と、を備え、

前記1又は複数の比較器の出力が前記1又は複数のスイ ッチの制御端子にそれぞれ接続され、前記スイッチのオ ン・オフが制御される、ことを特徴とする光受信回路。

【請求項4】入力端と出力端との間に第1の帰還抵抗が 接続され、受光素子から前記入力端に入力される光検出 電流を電圧に変換する増幅器を備え、

前記第1の帰還抵抗と並列に、前記増幅器の出力端と入 力端との間に、互いに直列接続された抵抗とスイッチよ 40 りなる回路が1又は複数接続され、

前記第1の帰還抵抗が直列接続された複数の抵抗に分割 されており、前記増幅器の出力端と前記複数の抵抗のう ちの一つの抵抗の一端との端子間電圧を差動入力する差 動増幅器と、

前記差動増幅器の出力電圧を入力し、そのピーク値を検 出及び保持するビーク検出器と、

前記ピーク検出器から出力されるピーク値を入力とし、 予め定められた所定の閾値と比較する1又は複数の比較 器と、を備え、

前記1又は複数の比較器の出力が前記1又は複数のスイ ッチの制御端子に接続され、前記スイッチのオン・オフ が制御される、ことを特徴とする光受信回路。

【請求項5】前記スイッチと前記抵抗よりなる回路が複 数、前記第1の帰還抵抗と並列に前記前置増幅器の出力 端と入力端との間に接続され、前記回路の数に等しい数 の前記比較器を備え、前記各比較器に供給される各閾値 のレベルが互いに異なっている、ことを特徴とする請求 項3又は4記載の光受信回路。

【請求項6】リセット時には、前記スイッチがすべてオ フ状態とされており、前記各比較器は、前記ピーク検出 器の出力が自比較器に入力される閾値を上回ったときに 前記各比較器の出力に接続される前記スイッチをオン状 態とする信号を出力し、前記増幅器の入力端と出力端の 間に接続される帰還抵抗の抵抗値を可変させてゲインを 可変制御する、ことを特徴とする請求項3乃至5のいず れか一に記載の光受信回路。

【請求項7】受信バースト信号のプリアンブルビットの 先頭の1 ビットで前記ピーク検出器及び前記比較器が作 動する、ことを特徴とする請求項3乃至6のいずれか一 に記載の光受信回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、光信号を受信して 出力信号電圧を出力する光受信回路に関し、特にバース ト信号を送受信するPDS (バッシブダブルスター) シ ステムに用いて好適な光受信回路に関する。

[0002]

【従来の技術】パースト信号の送受信を行うPDSシス テムにおいては、受信回路に要求される性能として、バ ースト信号に対する高速応答動作が要求される。

【0003】また光カプラを用いたスター型ネットワー ク上の遠距離及び近距離さまざまに位置する子局からバ ースト信号を受信するため、広ダイナミックレンジ化が 要求される。

【0004】さらに、光受信回路の後段に接続されるク ロックリカバリ (ディジタルPLL (位相同期ループ) 回路)に対して、高速引き込みや引き込みエラーを無く すために、受信データのデューティ (Duty) 劣化を 抑える必要がある。

[0005]

【発明が解決しようとする課題】従来、広ダイナミック レンジ化に対しては、連続信号を扱った受信回路とし て、アナログ回路で構成されたフィードバック型AGC (Auto Gain Control;自動利得制 御)回路が用いられてきたが、このアナログ方式のAG C回路は、ループ時定数の制約で、高速応答には限界が あり、パースト信号の光受信回路のAGC回路に用いる ことはできない。

【0006】このため、バースト受信対応の高速応答を

実現するとともに、広ダイナミックレンジの光受信回路 の開発が要望されている。

- 【0007】なお、高速かつ広いダイナミックレンジを持つバースト光受信回路として、特開平8-102716号公報には、受光索子で受信された光信号が前置増幅器で電流-電圧変換され、抵抗を介して第1の差動増幅器の正相及び逆相出力は2つのビーク検出器にそれぞれ入力され、バースト信号のビーク値を検出・保持し、このビーク値の差を第2の差動増幅器でとったものをローバスフィルりをです。2の差が増幅器でとったものをローバスフィルりがある。本発明は、この光受信回路とは全く相違した回路構成により、ダイナミックレンジをさらく広くし、高速応答動作を実現するものである。

【0008】このように本発明は、上記課題の認識に基づき創案されたものであって、その目的は、バースト受信対応の高速応答を実現するとともに、広ダイナミックレンジの光受信回路を提供することにある。)

[0009]

【課題を解決するための手段】前記目的を達成する本発 明は、バーストデータのプリアンプルピットのしかも生 頭の1 ヒットで受信レベルをディジタル的に判別してプ リアンプの帰還抵抗の抵抗値をディジタル的に切り替え るようにしたものである。より詳細には、受光索子の光 検出電流を電圧に変換する前置増幅器の出力端と入力端 との間に接続される第1の帰還抵抗と、前記第1の帰還 抵抗と並列に、前置増幅器の出力端と入力端との間に、 互いに直列接続された抵抗とスイッチよりなる組が複数 接続され、前置増幅器の出力端と前記第1の帰還抵抗を 30 なす抵抗の端子電圧を差動入力する差動増幅器と、前記 差動増幅器の出力電圧を入力しそのヒーク値を検出及び 保持するヒーク検出器を備え、前記ヒーク検出器から出 力されるピーク値を入力とし、それぞれ互いに異なる関 値と比較する複数の比較器を備え、前記複数の比較器の 出力が前記複数のスイッチの制御端子に接続され、前記 複数のスイッチのオン・オフがそれぞれ制御される。

[0010]

(発明の実施の形態)本発明の実施の形態について説明する。加入者系への光伝送システム拡大に伴い、バッシ 40 ブダブルスター (PDS) システムが実用化が始まっており、光スターカプラを用いたPDSシステムでは、光受信器には、広ダイナミックレンジと共に、バースト信号に対する高速応答が要求される。

【0011】本発明の光受信回路は、これらの要求を満足するため、受光索子の光検出電流を電圧に変換する前置増幅器の出力端と入力端との間に接続される第1の帰還抵抗と、前記第1の帰還抵抗と並列に、前置増幅器の出力端と入力端との間に、互いに直列接続された抵抗とスイッチよりなる組が1又は複数接続され、前記第1の50

帰還抵抗が直列接続された複数の抵抗に分割されており、前記前置増幅器の出力端と前記複数の抵抗のうちの一つの抵抗の一端との端子間電圧を差動入力する差動増幅器と、前記差動増幅器の出力電圧を入力し、そのヒーク値を検出及び保持するピーク検出器と、前記ピーク検出器から出力されるピーク値を入力とし、閾値と比較する1又は複数の比較器を備え、前記1又は複数の比較器の出力が前記1又は複数のスイッチの制御端子に接続され、前記スイッチのオン・オフがそれぞれ制御される。そして、抵抗とスイッチよりなる回路を複数組備え、これに対応させて比較器を複数備える場合、各比較器の閾値の値は互いに異なるものとされる。

【0012】リセット時には、前記スイッチがすべてオフ状態とされており、前記各比較器は、前記ピーク検出器の出力が自比較器に入力される閾値を上回ったときに前記各比較器の出力に接続される前記スイッチをオン状態とする信号を出力し、前記前置増幅器の入力端と出力端の間に接続される帰還抵抗の抵抗値を可変させてゲインを可変制御する。

20 【0013】受信バースト信号のブリアンブルビットの 先頭の1ビットで前記ピーク検出器及び前記比較器が作 動する。

【0014】本発明の一実施の形態について図♪を参照して説明すると、まずブリアンプ(2)の出力端と入力端には、直列接続された二つの抵抗よりなる第1の帰還抵抗(Rf1+Rf2)、第2の帰還抵抗(Rf3)、第3の帰還抵抗(Rf4)よりなる3つの帰還抵抗が並列接続され、第2、第3の帰還抵抗はそれぞれ第1、第2のスイッチ(7、8)を介して(2)の出力端と入力端に接続されており、第1、第2のスイッチ(7、8)のオン・オフを制御することにより、スイッチのオン・オフの組合せにより、帰還抵抗の抵抗値は、R1=Rf1+Rf2、R2=R1×Rf3/(R1+Rf3)、R3=R2×Rf4/(R2+Rf4)の3値をとり、帰還抵抗の値をディジタル的に可変させることで、ブリアンプ2のゲインを多値に切り替え、ダイナミックレンジを拡大している。

【0015】さらに高速応答を実現するには、第1、第2のスイッチ(7、8)を、バースト受信後、瞬時に制御する必要がある。本発明の一実施例では、このための工夫として、まずプリアンプ(2)の帰還抵抗として、第1の帰還抵抗を二つの抵抗Rf1とRf2に分割し、信号レベルの変化を検出しやすい変化の範囲でとらえるために、抵抗Rf2の抵抗値を小さくし、この抵抗Rf2の端子間電圧を、アンプ(9)で差動増幅し、アンプ(9)の出力を入力するビークディテクタ10でビーク値を検出する。

【0016】ビークディテクタ(10)は、このビーク値は、パースト受信時の間は、ビーク値を保持している。そして、ビーク値の電圧レベルは、第1のコンパレ



30

ータ(11)の一の入力端と第2のコンバレータ(1 2)の一の入力端に入力され、それぞれ異なる閾値Vt h1とVth2と比較される。

【0017】第1のコンパレータ (11) の出力は第1 のスイッチ (7) の制御端子に接続され、第1のコンバ レータ(11)でピーク電圧を閾値Vth1を比較した 結果、ピーク電圧の方が閾値 V t h 1 よりも大きい場合 には、第1のスイッチ(7)がオンする。

【0018】第2のコンパレータ(12)の出力は第2 のスイッチ7の制御端子に接続され、第2のコンパレー 10 タ(12)でピーク電圧を閾値Vth2を比較した結 果、ピーク電圧の方が閾値Vth2よりも大きい場合に は、第2のスイッチ(7)がオンする。

【0019】このAGC制御動作が、パースト受信デー タの先頭ピットで行われ、高速応答を実現している。

【0020】プリアンプ(2)のゲインは、バースト信 号期間中は保持され、バースト信号終了後、外部からリ セット信号が入力されることにより、初期状態にもど り、再び最大ゲインにて待機状態となる。

[0021]

る。

【実施例】本発明の実施例について図面を参照して以下 に説明する。図1は、本発明の一実施例の構成を示す図 である。

【0022】カソードが電源に接続されアノードがアン プ2の入力端に接続されたフォトダイオード1は、受信 した光パワーに応じた電流を出力する。アンプ2は、光 通信用受信回路として一般的に用いられるプリアンプ (前置増幅器)であり、入力端と出力端間を帰還抵抗で 接続することにより、フォトダイオード 1 から入力され

た電流を電圧に変換して出力する。

【0023】本発明の一実施例では、帰還抵抗として、 アンプ2の入力端と出力端間に直列接続された抵抗3 (Rf1)、抵抗4 (Rf2) よりなる第1の帰還抵抗 と、これと並列に、抵抗5 (Rf3) よりなる第2の帰 還抵抗 と、抵抗6 (Rf4) よりなる第3の帰還抵抗が 接続されており、抵抗5 (Rf3) の一端はアンプ2の 入力端に接続され、抵抗5 (Rf3) の他端とアンプ2 の出力端との間には第1のスイッチ7 (SW1) が接続 され、抵抗6(Rf4)の一端はアンプ2の入力端に接 続され、抵抗6(Rf4)の他端とアンプ2の出力端と の間には第2のスイッチ8(SW2)が接続されてい

【0024】リセット後、フォトダイオード1に光信号 が入力された時、第1のスイッチ7 (SW1) と第2の スイッチ8(SW2)は共にオフ状態とされており、こ のためプリアンプ2の帰還抵抗としては、第1の帰還抵 抗(Rf1+Rf2)のみが接続される。

【0025】フォトダイオード1に光信号が入力され、 フォトダイオード1から電流が出力された場合、プリア 間には、Rf2×電流分の電圧降下が生じる。

【0026】抵抗3 (Rf2) の両端は、アンプ9に差 動入力端に接続されており、抵抗3(Rf2)の端子間 電圧がアンプ9で差動増幅され、アンプ9の出力電圧が ピークディテクタ10に入力され、ピーク値が検出、及 び保持される。

【0027】ピーク値の電圧は、それぞれ第1のコンパ レータ11と第2のコンパレータ12に入力され、それ ぞれ、閾値Vth1とVfth2と比較される。第1の コンパレータ11と第2のコンパレータ12の出力は、 第1のスイッチ7と第2のスイッチ8の制御端子にそれ ぞれ接続され、第1のスイッチ7と第2のスイッチ8の オン・オフを制御する。

【0028】本発明の一実施例の動作について説明す る。図2乃至図4は、それぞれ、光受信レベルが小さい 時、中くらいの時、大きい時のそれぞれの場合の動作に ついて、図1の各部の信号波形を示すタイミング波形図 である。図2乃至図4において、(A)は、図1のリセ ット信号 (Reset In)、(B) はフォトダイオード1 の出力電流、(C)はブリアンプ2の出力端に接続した 出力端子 (Output) 電圧、(D) はピークディテクタ 1 0の出力電圧、(E)は第1のコンパレータ11の出力 電圧、(F)は第1のコンパレータ11の出力電圧をそ れぞれ示している。

【0029】図2の信号波形図を参照して、本発明の一 実施例の動作について説明する。

【0030】初期状態ではリセット信号 (A) がアクテ ィブとされ、第1、第2のスイッチ7、8はともにオフ 状態の受信レベル領域では、プリアンプ2の入力端と出 力端に接続される帰還抵抗としては第1の帰還抵抗 (R f1+Rf2) だけとなり、ゲインは最大となってい る。

【0031】光入力信号としてパーストデータを受信 時、最初のプリアンブルの先頭の1ビットでビークディ テクタ10のピーク検出は完了する。

【0032】ビークディテクタ10の出力電圧(D) は、第1のコンパレータ11と第2のコンパレータ12 に入力され、それぞれ第1、第2の閾値Vth1、Vt h2と比較される。第1の閾値Vth1の方が低く、第 2の閾値Vth2の方が高く設定されている。

【0033】光受信レベルが小さい時、ピークディテク タ10の出力電圧(D)は第1,第2の閾値Vth1、 Vth2を共に超えてはいない。このため第1、第2の コンパレータ11、12の出力(E)、(F) はともに Lowレベルであり、第1、第2のスイッチ7、8はオ フ状態とされている。

【0034】次に図3の信号波形図を参照して、本発明 の一実施例の動作について説明する。

【0035】ビークディテクタ10の出力電圧(D) ンプ2の第1の帰還抵抗をなす抵抗3(R f 2)の端子 50 が、第1のコンパレータ $1\,1$ の閾値 $V\,t\,h\,1$ を超えてお

り、第2のコンパレータ12の閾値Vth2は超えてい ない。このため、第1のコンパレータ11の出力(E) はHighレベルに遷移し、これを受けて第1のスイッ チ7がオンし、プリアンプ2の帰還抵抗としては、第1 の帰還抵抗 (Rf1+Rf2) と第2の帰還抵抗 (Rf 3) が並列接続されたものとなり、その時点から、プリ アンプ2のゲインが低下する。

【0036】これにより、以後、バースト受信の終了時 点まで、プリアンプ2が飽和することなく、正常な出力 波形となる。

【0037】次に図4の信号波形図を参照して、本発明 の一実施例の動作について説明する。

【0038】 ビークディテクタ10の出力電圧(D) が、第1のコンパレータ11の閾値Vth1と第2のコ ンパレータ12の閾値Vth2の両方を超えている。こ のため、第1のコンパレータ11の出力(E)と第2の コンパレータ12の出力(F)が、ともにHighレベ ルに遷移し、第1のスイッチ7と第2のスイッチ8がオ ンする。このとき、プリアンプ2の帰還抵抗は、第1の 帰還抵抗 (Rf+Rf2) と、第2の帰還抵抗 (Rf 3) と第3の帰還抵抗(Rf4)とが並列接続されたも のとなり、この時点から、プリアンプ2のゲインが最低 に落ちる。これにより、以後パースト信号の終了時ま で、プリアンプ2が飽和すること無く、正常な波形が出 カされる。

【0039】このように本発明の一実施例では、プリア ンプ2に、並列接続される第1乃至第3の帰還抵抗を設 け、第2と第3の帰還抵抗はプリアンプ2の入力端と出 力端間にそれぞれ第1、第2のスイッチを介して接続さ れており、第1、第2のスイッチをオン・オフ制御する 30 ことにより、プリアンプのゲインを切替制御する構成と され、プリンンプの出力波形のデューティ劣化が少なく 広ダイナミックレンジ光受信回路を実現している。

【0040】さらにプリアンプの帰還抵抗の第1の帰還 抵抗を直列接続した第1、第2の抵抗に分けて、第2の 抵抗を小さい抵抗値とし、この第2の抵抗の端子間電圧 をアンプで増幅し、ピークディテクタでピーク値を検出 し、ピーク値の電圧レベルを第1と第2のコンパレータ でそれぞれ異なる閾値と比較して受信信号のレベルを判 別することにより、1ビット応答の高速AGC回路を実 40 現している。

【0041】なお上記実施例では、プリアンプ2のゲイ ンは、第1の帰還抵抗 (Rf1+Rf2)、第2の帰還 抵抗(Rf2)、第3の帰還抵抗(Rf3)により決定 される3値としたが、3値以外の2値、あるいは3値よ りも大きなn値としてもよい。その際、たとえばn値の 切り替え回路では、ビークディテクタの出力電圧をn-1個の閾値 (Vth) とそれぞれ比較する (n-1) 個 のコンパレータを備え、(n-1)個のコンパレータの 出力でそれぞれオン・オフ制御される(n-1)個のス 10 イッチを備え、各スイッチと帰還抵抗と接続したものを (n-1) 個、プリアンプの入力端と出力端間に並列接 続した構成とされる。

[0042]

【発明の効果】以上説明したように、本発明によれば、 好ましくは、バースト信号のプリアンブルビットのしか も先頭の1ビットで受信レベルをディジタル的に判別し て前置増幅器 (プリアンプ) の帰還抵抗の抵抗値をディ ジダル的に切り替え制御する構成としたことにより、1 ビット応答の高速AGC動作を実現する、という効果を 奏する。また本発明によれば、前置増幅器(プリアン プ) の出力波形のデューティ劣化が少なく広ダイナミッ クレンジを実現している。

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示す図である。

【図2】本発明の一実施例の動作を説明するためのタイ ミング図であり、受信した光信号レベルが小の場合を説 明する図である。


【図3】本発明の一実施例の動作を説明するためのタイ ミング図であり、受信した光信号レベルが中の場合を説 明する図である。

【図4】本発明の一実施例の動作を説明するためのタイ ミング図であり、受信した光信号レベルが大の場合を説 明する図である。


【符号の説明】

- 1 フォトダイオード
- 2 プリアンプ
- 抵抗 3, 4, 5, 6,
- 7、8 スイッチ
- 9 アンプ (差動増幅器)
- 10 ピークディテクタ
- 11、12 コンパレータ


【図1】




[図2]



【図3】



【図4】



フロントページの続き

(51)Int.Cl. 7

識別記号

F I

テーマコード(参考)

10/26

THIS PAGE BLANK (USPTO)